
第3章 空間分割多重の信号処理をFPGAに実装する スマート・アンテナのビーム・フォーミング技術 Minseok Kim

スマート・アンテナ技術はIEEE 802.11nで注目が高まる MIMO (Multiple Input Multiple Output) 技術とともに、3GPPや 3GPP2, IEEE 802.16, IEEE 802.11 など、さまざまな通信システムで次々と取り入れられると考えられる.本章では、スマート・アンテナ・システムの基本原理と信号処理の実装について説明する. (筆者)

近年,音声通話以外に高速なデータ・サービスへの期待が高まっています.プロバイダ側では,基地局で収容可能なユーザ数を増やしながら設備費用を節減し,適切なサービスを開発しなければなりません.

無線システムでデータ伝送の高速化を実現するには,制限された周波数資源の利用効率を向上する必要があります.このために導入されたのがスマート・アンテナ・システム(Smart Antenna System) 注1です.

注1:アダプティブ・アレイ・アンテナ(Adaptive Array Antenna)とも呼ぶ.



(a)無指向性アンテナ

(b) 120°, 3セクタ・アンテナ

図1 従来の基地局アンテナ

1. スマート・アンテナとは

● スマート・アンテナの動作イメージ

割り当てられる周波数帯の不足により,制限された周波数帯域内で通信容量を増やすことが大きな課題となっています.

図1(a)のように,全方向に対して指向性を持たないアンテナ基地局では,各ユーザ信号の送受信は,同一周波数を利用するセル内のほかのユーザにそのまま干渉してしまいます.不要な方向に無駄な電力を放射するため,そのシステム性能が干渉電力により大きく制限されることになります.この問題を解決するために工夫したのがセクタ・アンテナです.セクタ・アンテナとは,指向性を持つアンテナを用いてカバー領域を分割します.同一セル内において,異なるセクタ間の干渉を抑えることができ,複数のユーザを収容できる基地局アンテナ・システムです.図1(b)は3セクタ・アンテナの例を示しています.

スマート・アンテナは,空間信号処理により同一周波数の干渉を抑えることができ,制限された周波数でシステム容量の増大をはかる技術です.あるユーザ方向にアンテナ指向性のメイン・ビームを向け,ほかのユーザにはヌルを形成し送受信を行うことで,干渉の影響を取り除けます.この方式は空間的にチャネルを分割するので,空間分割多重方式(SDMA: Space Division Multiple Access)と呼ばれます.図2にその概要を示します.

周波数の利用効率を上げるために,距離の離れた場所(異なるセル)では周波数を繰り返し利用しています.スマー

KeyWord

スマート・アンテナ, アダプティブ・アレイ・アンテナ, 空間分割多重方式, 適応ビーム形成, シストリック・アレイ



1 App

2

App

3

App

3

4




図2 スマート・アンテナ を用いた空間分割多 重(SDMA: Space Division Multiple Access)の概念図

ト・アンテナ技術を用いると,ある条件(方向)に対して送信電力を制御できるため,隣接セルにおける干渉電力を大幅に抑えられます.

図3に,携帯電話のセルラ基地局における伝搬環境のイメージを示します.伝搬路の状況によりさまざまな現象が起きます.建物などにより電波が反射,回折,散乱が起き,複数の伝搬路を通過するために生じるマルチパス・フェージング(Multipath Fading)や,同一周波数を利用している隣接のセルのユーザによる同一チャネル干渉(CCI: Co-channel Interference),伝搬遅延時間差(遅延広がり特性)に起因するシンボル間干渉(ISI: Inter-symbol Interference)によって通信容量や品質が劣化してしまいます.

例えば、受信アンテナに到来する信号は、**図4(a)**のようにマルチパスにより、それぞれある位相差を持って辿り着きます。その信号の和は位相差によって強め合ったり、弱め合ったりします。このため、**図4(b)**のように受信電力が激しく変化し、時間あるいは場所により通信状況が劣化します。最悪は途切れてしまうことになります。これを




図4 マルチパス信号の影響




図3 移動通信における伝搬状況

マルチパス・フェージングと呼びます.

マルチパス・フェージングを含めた諸問題に対して,以前から送信電力制御や誤り制御符号,ダイバシティ技術が導入されていました.そして,周波数利用効率をより高めるために,スマート・アンテナを用いて干渉波や遅延波の除去をすることを目的とした研究が盛んに行われました.

スマート・アンテナの適応ビーム形成理論は,古典的な 適応等価技術と等価です.最近は,送受信ともに複数のア ンテナを考慮したMIMOシステムの研究にウェイトが移り つつあり,一層活発に研究開発が行われています.

スマート・アンテナ・システムは,**図**5のようにアレイ・アンテナと複数の無線チャネル,信号処理部で構成されています.ベースバンドにおけるディジタル信号処理により適応的なアンテナの指向性を制御できます.スマート・アンテナにおけるビーム形成は,伝搬路の状況に対して最適な複素重み係数を計算し,各アンテナ素子からの信号に重み係数を乗算します.これは,信号の振幅と位相の数値的




図5 セルラ・システムのスマート・アンテナの動作

な調整になります、この処理より、アレイ出力には、非常 に品質の高い(最大のSINR: ノイズと干渉電力に対する所 望信号電力の比)信号が得られます.

適応ビーム形成手法として,何通りかの固定ビーム・パ ターンをあらかじめ用意し, 受信信号強度に基づいてビー ム・パターンを切り替える方法を、スイッチド・ビーム (Switched Beam)形成といいます.一方,スマート・ア ンテナにおける適応ビーム形成(Adaptive Beamforming) は、伝搬路の状況に応じて最適な重みをリアルタイムで計 算し,目的のユーザに向けてメイン・ビームを,干渉とな るユーザに向けてヌルを形成できるので、信号の品質が改 善されます.

● 適応ビーム形成によるヌル走査(ヌル・ステアリング)


スマート・アンテナは,アンテナ指向性パターンを適応 的に制御できると説明しました.特にヌルの走査能力が大 きな特徴となります、ヌルを走査することで干渉波の影響 をうまく取り除けるからです、次に,指向性のパターンを 制御する方法を簡単な例を通して紹介しまず(3).

簡単のため,半波長間隔に配置された2素子アレイ・ア ンテナに二つの信号がそれぞれある角度から到来するモデ ルを考えます(**図**6). 仮に信号1は所望信号(s₁,入射角: 1)とし,信号2は干渉信号(s2,入射角: 2)とします. そうすると,k番目のアンテナに受信される信号 x_k は

$$x_{k} = \sum_{l=1}^{2} s_{l}(t) \cdot \exp\left(-j\frac{2\pi}{\lambda}d(k-1)\sin\theta_{1}\right) + n_{k}(t),$$

$$k = 1,2$$
...(1)

となります.ここで,s(t)は入射波の包絡線, n_k は白色ガウス・ノイズです.さらに簡単のため,ノイズ



2素子アレイと2波の信

はないことにします、アンテナ間隔 dを /2とすると、ア レイ・アンテナの出力は、

$$y(t) = \sum_{k=1}^{2} \omega_{k}^{*} x_{k}(t)$$

$$= \sum_{l=1}^{2} \omega_{1}^{*} s_{l}(t) + \sum_{l=1}^{2} \omega_{2}^{*} s_{l}(t) \cdot \exp(-j\pi \sin \theta_{l})$$
.....(2)

となります.この場合,所望信号は受信し,干渉信号にヌ ルを向けるためには,以下の条件を満足すればよいことが 分かります.

$$\omega_1 + \omega_2 \exp(j\pi \sin \theta_1) = 1$$

$$\omega_1 + \omega_2 \exp(j\pi \sin \theta_2) = 0$$
.....(3)

例えば, 1が0°, 2が-30°のとき,解は,

$$\omega_1 = 0.5 - 0.5j$$
 $\omega_2 = 0.5 + 0.5j$ (4)

となります.

このとき,ビーム・パターンをプロットしたのが図7で す.ここで - 30°方向にヌル(落ち込み)が形成されている ことが分かります.このヌルの方向を制御することがス マート・アンテナにおける適応ビーム形成の基本原理です.

メイン・ビームが0°方向からずれているのは,最大ビー ム方向に対しては制御を行っていないためです. 最大ビー ム方向については,これから説明する平均二乗誤差最小化 手法(MMSE: Minimizing Mean Square Error)により 最大SINRが得られるように制御できます.

スマート・アンテナにおける最適化 手法

ここで,スマート・アンテナにおける適応ビーム形成法 とその最適化手法について説明します、スマート・アンテ ナの機能は,適応ビーム形成と適応ヌル・ステアリング (Adaptive Null-steering)があります。適応ビーム形成は, 受信波の到来方向が未知,あるいは時間的に変化する場合 にも,アレイのビームを自動的に追従させる機能です.

一方,強い妨害波の存在下で微弱な所望電波を受信する 場合に一般的な指向性合成法を用いるとすれば、非常に低 いサイドローブ・レベルを設定しなければなりません、そ こで,指向性パターンのヌル点を自動的に妨害波方向に向 ける必要性が生じます.これが,適応ヌル・ステアリング

スマート・アンテナは,電波環境に関する情報を学習し ながら,指向特性および周波数特性を環境に合わせて変え ていきます. 不要波とノイズを含んだ電波環境から所望の 信号を抽出するために,所望の信号に関する予備知識が必 要です.通常,信号の中心周波数(搬送波周波数),到来波 方向,変調方式,偏波などが利用されます.そのため,ス マート・アンテナの動作原理は, それら予備知識および評 価関数によって次のように大別されまず⁽²⁾.

平均二乗誤差最小化法(Minimum Mean Square Error: MMSE)

最大SNR 法(Maximum Signal-to-noise Ratio: MSN) 拘束付出力電力最小化法(Constrained Minimization of Power: CMP)

定包絡線信号用アルゴリズム(Constant Modulus Algorithm: CMA)

ここでは、最も広く用いられている平均二乗誤差最小化 法(MMSE法)について簡単に説明します.

● 平均二乗誤差最小化法 (MMSE)

MMSE 法は,所望のアレイ応答である参照信号と実際の アレイ出力信号との誤差(誤差信号)を最小にすることに よって,最適な重み係数を決定する方法です.この方法は 適応ヌル・ステアリングと同時にアダプティブ・ビーム形 成を行います、そのためにアンテナ素子配列やアレイ構成 などに制約を受けないという長所がある一方,参照信号と して厳密には所望の信号そのものを必要とするという矛盾 があります.

実際には,所望の信号の性質(周波数帯域,変調方式な ど)に関する予備知識があるので,アレイ出力信号を適当に 処理することによって適切な参照信号を得ることも可能で す.従って,受信側で所望の信号のレプリカである参照信 号を作るという概念は現実的な手段です. 完全な所望信号 の性質をあらかじめ既知の特性として解析を進められます.

最小化の対象となる誤差信号e(t), すなわち, 所望のア レイ応答(参照信号) $_{r}(t)$ と実際のアレイ出力信号 $_{r}(t)$ との 差は次式で与えられます.

$$e(t) = r(t) - y(t) = r(t) - \omega^{H} \cdot x(t)$$
(5)

ここで, ωは信号合成に用いる重み係数です.上式より, 誤差信号の2乗の期待値(平均二乗誤差)は次のように表さ

れます.

$$E\left[\left|e(t)\right|^{2}\right] = E\left[\left|r(t) - y(t)\right|^{2}\right] = E\left[\left|r(t) - \boldsymbol{\omega}^{H} \cdot \boldsymbol{x}(t)\right|^{2}\right] \dots (6)$$

MMSE 法の目的は重みベクトル ω を適切に選ぶことに よって上記の平均二乗誤差を最小にすることです。両辺に 重みベクトルに対する勾配を取り,最小点を求める問題に なります.この問題の解は,

$$\boldsymbol{\omega}_{opt} = \boldsymbol{R}_{xx}^{-1} \ \boldsymbol{r}_{xr} \tag{7}$$

となり, 有名なウィーナ解(Wiener Solution)と呼ばれて います.ここで, R_{xx} , r_{xr} はそれぞれ信号の自己相関行列, 相関ベクトル(参照信号と入力信号ベクトルとの相関)にな ります.

$$R_{xx} \equiv E[x(t) \cdot x^{H}(t)]$$

$$r_{xr} \equiv E[x(t) \cdot r^{*}(t)]$$
(8)

● ディジタル制御アルゴリズム

MMSE 法の最適な重み係数が以上のように与えられるこ とがわかりました、これを観測可能なデータから求めるた めに、近似的な計算を用いた最適化アルゴリズムが必要と なります. ディジタル制御による最適化アルゴリズムとし ては,最急降下法に基づくLMS(Least Mean Square)ア ルゴリズムと、サンプル値を用いた直接解法のSMI (Sample Matrix Inversion)アルゴリズム, さらには再帰 的最小二乗法の RLS(Recursive Least-squares)アルゴリ ズムが広く利用されています.




図7 適応ビーム形成による指向性パターンの一例

- 30 °方向にヌル(落ちこみ)が形成されているが, 所望方向(0°方向) にビームがずれていることが確認できる

App

App

3

4

その中で、最急降下法は最も一般的です、確実に評価関 数の最小点にたどりつくこと,計算負荷が小さいことなど が特徴です.しかし,最急降下法は入射波の到来角が接近 していたり、各波の電力比が大きかったりする場合、収束 が極端に遅くなるという欠点があることが知られています. この問題を克服する方法の一つがSMI方式です.

SMI方式は計算負荷が大きいことから従来敬遠されがち でした.近年,コンピュータの発達に伴って注目されるよ うになりました. RLSアルゴリズムは, 最急降下法とSMI アルゴリズムの中間的なアルゴリズムで,最適な値にたど りつくまでの時間(収束時間)が短縮できるため、最も一般 的に使われています.


● シストリック・アレイを用いる実装手法

スマート・アンテナのアルゴリズムは,回路実装に適さ ない逆行列や割り算などの演算が必要になります.また, 高速処理を実現するには,演算回路を並列化した効率的な 構造を考えなければなりません.このために古くから考案 されたのがシストリック・アレイ(Systolic Array)構造で す.まず,シストリック・アレイについて調べてみます.

1980年頃, H. T. KungとC. E. Leisersonは, VLSI実 現向きのアーキテクチャが満たすべき条件として、

少ない種類の単純な構造のセルを用いた回路構成 単純で規則正しいデータと制御の流れ 並列処理,パイプライン処理による高速計算 入出力と処理の重畳

を挙げ、これらを満たすものとして、シストリック・アレ イを提案しました.シストリック(Systolic)は,心臓収縮 を意味する形容詞です、ちょうど血液が心臓の収縮に合わ せて体内を循環するように,データがクロックに同期して プロセッサ・アレイ上を移動して処理を行います、上記の 条件 および は,回路の論理設計やレイアウト設計,ア



ルゴリズム検証を容易にするために重要ですが,回路の拡 張性の点からも重要です.

大規模な回路を一つのチップ上に実現できないとき,同 一のチップを必要個数だけ結合して一つの回路を構成でき ることが望ましい場合があります、その際、回路全体の入 出力機構が、そのままチップ間の結合に使用できることが 望ましいでしょう.

条件 および条件 は,高速計算を実現するために重要 です、特に,処理に要する時間が比較的小さな場合は,回 路からのデータの転送と処理を重畳し、入出力を含めた全 体の処理時間を短くすることが重要になります.

シストリック・アレイは多数の同一あるいは少ない種類 の簡単なプロセッシング・エレメント(PE)を規則正しく 接続して構成されます.アレイの形状は,図8に示すよう に,1次元配列,2次元正方配列,2次元三角配列が基本的 な構造となります.データはアレイへ逐次的に入出力され, アレイ上の多数の PE で並列に処理されます.これらの入 出力および処理は,パイプライン化され,重畳して進めら れます.

シストリック・アレイおよびその上でのアルゴリズムで あるシストリック・アルゴリズムは、以下の条件を満たし ます.

(1) 均一構造

アレイは同一(あるいは少ない種類)の簡単なプロセシン グ・エレメント(PE)からなります、PEはセルあるいはシ ストリック・セルと呼ばれ、各セルは有限個のレジスタを もちます. 四則演算などが1ステップ(単位時間)で実行さ れます.

(2) 局所結合と局所通信

セルは隣接するセルとのみ直接接続されます(局所結合). 各セルが1ステップで直接通信できるのは,近傍のセルに 限定し、これを局所通信と呼びます、アレイ上でのデータ の送受信はすべて局所結合を通じて局所的に行われます(ほ かに, すべてのセルに共通する配線として, 電源とクロッ クがあるが,これらは局所的ではない).

(3)逐次的入出力

初期状態において、どのセルもあらかじめデータをもって いません, 処理されるデータはアレイへあらかじめ定められ た一定の割合,例えば1ステップに1個あるいは2ステップ に1個ずつ逐次入力されます.この割合を入力パイプライ ン・インターバルと呼びます. 出力も同様に, 逐次的に行わ

1

App

2

App

3

3

App

4

3. FPGA を用いた回路設計

ここでは, FPGA を用いて MMSE 法をシストリック構 造で実装した例を紹介します、行列の QR 分解(QR Decomposition)を用いた再帰的最小二乗法のRLSアルゴ リズムは, 高速な収束特性と数値的な安定性が知られてお リ,今回はこのQRD-RLSをFPGAで実装することにしま した.

図9にQRD-RLSシストリック・アレイに基づいた受信 システムの概略を示します. RF(Radio Frequency)帯よ り到来してきた波は,アレイ・アンテナの各素子から受信 されます. DBF(Digital Beam Forming)受信機にて IF (Intermediate Frequency)帯の信号へと変換され, A-D 変換の後,信号はFPGAへと送られます.FPGAでは DDC(Digital Down Conversion)でさらに複素ベースバン ド信号に変換されます. QRD-RLSシストリック・アレイ・ プロセッサによる重み係数の更新が行われ、干渉波や遅延 波の影響が取り除かれたアレイ出力を得るという仕組みに なっていまず(4). FPGA は米国 Altera 社のStratix(EP1S40) を使用しました.

複素重み係数ベクトルは各アンテナからの受信信号に掛 けられますが, FPGAのDSP ブロックを用いると高速に動 作する乗算器を実装できます.このような特徴を生かして, 複素乗算器を実装しビーム形成処理にかかる配線とロジッ ク回路を低減できます.

● OR分解型 RLS シストリック・アレイ

MMSE 法の制御アルゴリズムである RLS 法は、古くか ら,等化処理や適応フィルタなど,数多い無線応用に用い られています.これは,一般に次式のように優決定 (Overdetermined;式が未知数より多い)の方程式の解と して用いられます、アレイ・アンテナの場合、アレイの出 力は,次のような関係式で表現されます(m > N).

$$x_{1}(1)\omega_{0} + x_{2}(1)\omega_{1} + \dots + x_{N}(1)\omega_{N-1} = y(1) + e(1)$$

$$x_{1}(2)\omega_{0} + x_{2}(2)\omega_{1} + \dots + x_{N}(2)\omega_{N-1} = y(2) + e(2)$$

$$\vdots$$
...(9)


$$x_1(m)\omega_0 + x_2(m)\omega_1 + \dots + x_N(m)\omega_{N-1} = y(m) + e(m)$$

ここで,mは時間インデックス,Nは素子数です.これ はベクトル表記に書き直すと,


$$\boldsymbol{\omega}^{\mathrm{H}} \mathbf{x}(t) = y(t) + e(t)$$
(10)

のようになり , e(t)の平均二乗誤差を最小にする重み を 求める問題になりまず(1).

図10 にM = 4素子における QRD-RLS シストリック・ア レイ・プロセッサを示します、丸いセルは境界セル,正方 形のセルは内部セルに対応します(図11). 各行では,境 界セルで回転角度が得られ、その角度に応じて内部セルで 回転を行うことによって QR 分解が行われます. 最終的に 各セルには, R(n)とu(n)の値が更新され保存されます.



义 9 QRD-RLS シストリック・ アレイ(4素子アレイ・アン テナ)






図11 境界セルと内部セル

図10

ロセッサ

重み係数ベクトル は次に示すような後退代入(Back Substitution)と呼ばれる方法によって求められます. QRD-RLSアルゴリズムの流れを図12に示します.

各セルは図13に示されるCPE(CORDIC Processor Element)によって処理が行われ,また,その処理は逐次 形式のCORDICで構成されます. 境界セルと内部セルは, CORDIC におけるベクトリング(Vectoring Mode)とロー テーション・モード(Rotation Mode)にそれぞれ対応して います.

ベクトリング・モードでは,複素数 x_{in} の虚数部が -CPE によって除去され実数となり,次に -CPE1 によって x_{in} がゼロとなり,回転角度の , がそれぞれ求められます. ローテーション・モードでは,これらの回転角度に応じて 入力ベクトル[Re(x_{in}), Im(x_{in})] を -CPEによって ほ ど回転させて,次にrとxの実数部と虚数部を -CPE1 と -CPE2で ほどそれぞれ回転させます

パイプライン化された計算ブロック(CPE)は,データを

図14は,4素子リニア・アレイ・アンテナにおいて,0°方 向に所望波が, - 40°方向から干渉波が到来する場合の

上から順に流し込むことにより効率的な計算が行われます.




図12 QR分解シストリック・アレイにおける重み係数の計算




図13 CPE (CORDIC processor element)の構成(複素形式)


ビーム・パターンを表しています. 所望波方向にメイン・ ビームを向け干渉波方向にヌルを向けていることが確認で きます.実装したRLSアルゴリズムが干渉波の影響を取り 除くように動作していることが分かります.


リスト1に,2素子シストリック・アレイのトップ・レ ベル VHDL 記述を示します. 図10を参考に結線を確認し てください、ベクトリング・ローテーション・モードのコ ンポーネント記述は省略しますが, pp.106-111の Appendix を参考にすれば,容易に実装できるでしょう.

参考・引用*文献

- (1) Altera; White paper, "Implementation of CORDIC-based QRD-RLS Algorithm on Altera Stratix FPGA with Embedded Nios Soft Processor Technology "
- (2) 菊間信良; アダプティブアンテナ技術, 2003年, オーム社.
- (3) 大鐘武雄, 小川恭孝; アダプティブアレーと移動通信(1) 移動 通信伝搬路への適用 - ,電子情報通信学会誌, Vol.81, No.12, pp.1254-1260,1998年12月.

```
LIBRARY IEEE:
                                                                       В
                                                                                   : Integer := 16
USE IEEE.std logic 1164.all;
                                                                     PORT (
USE IEEE.std logic arith.ALL;
USE IEEE.std_logic_UNSIGNED.all;
                                                                       clk
                                                                                : IN std_logic;
                                                                       reset.
                                                                                : IN std logic;
ENTITY systolic_2ele IS
                                                                       x_in
                                                                                : IN std_logic_vector(B-1 downto 0);
  GENERIC (
                : Integer := 16
                                                                                : IN std logic vector(B-1 downto 0);
   В
                                                                       y_in
  );
  PORT (
                                                                       r re
                                                                               : OUT std logic vector(B-1 downto 0);
    clk
               : IN std_logic;
                                                                       phi_out : OUT std_logic_vector(B downto 0);
    reset
               : IN std_logic;
                                                                       theta_out : OUT std_logic_vector(B downto 0)
    X11_Re, X11_Im : IN std_logic_vector(B-1 downto 0);
                                                                     ) -
                                                                   END COMPONENT:
    X12_Re, X12_Im : IN std_logic_vector(B-1 downto 0);
    Y1_Re, Y1_Im : IN std_logic_vector(B-1 downto 0);
                                                                   SIGNAL P12.012
                                                                                            : std_logic_vector(B downto 0);
                                                                                           : std_logic_vector(B downto 0);
: std_logic_vector(B downto 0);
                                                                   SIGNAL P13, P23, O13, O23
    R11. R22 : OUT std logic vector(B-1 downto 0):
                                                                   SIGNAL P14.P24.014.024
    R12 Re, R12 Im : OUT std logic vector(B-1 downto 0);
                                                                   SIGNAL X22 Re,X22 Im
                                                                                         : std_logic_vector(B-1 downto 0);
    U1_Re, U1_Im
                  : OUT std_logic_vector(B-1 downto 0);
                                                                   SIGNAL Y2_Re, Y2_Im, Y3_Re, Y3_Im
    U2 Re, U2 Im : OUT std logic vector(B-1 downto 0)
                                                                                             std logic vector(B-1 downto 0);
END ENTITY systolic_2ele;
                                                                   BEGIN
ARCHITECTURE rtl OF systolic_2ele IS
                                                                      BOUNDARY1 : vectoring_mode
                                                                         GENERIC MAP (B => B)
COMPONENT rotation_mode
                                                                         PORT MAP (clk, reset, X11_Re, X11_Im, R11, P12,
  GENERIC (
                                                                                                                        Q12);
   В
                : Integer := 16
                                                                      INTERNAL1 : rotation mode
  PORT (
                                                                         GENERIC MAP (B => B)
            : IN std logic;
                                                                         PORT MAP (clk, reset, X12 Re, X12 Im, P12, Q12,
    clk
                                                                                 R12_Re, R12_Im, X22_Re, X22_Im, P13, Q13);
    reset
            : IN std logic;
    x in
             : IN std_logic_vector(B-1 downto 0);
                                                                      BOUNDARY2 : vectoring mode
             : IN std logic vector(B-1 downto 0);
                                                                         GENERIC MAP (B => B)
    y in
    phi in
             : IN std logic vector(B downto 0);
                                                                         PORT MAP (clk, reset, X22 Re, X22 Im, R22, P23,
               : IN std_logic_vector(B downto 0);
                                                                                                                       Q23);
    theta in
             : OUT std_logic_vector(B-1 downto 0);
                                                                      INTERNAL2 : rotation mode
    r re
             : OUT std_logic_vector(B-1 downto 0);
    r_im
                                                                         GENERIC MAP (B => B)
    x_out
             : OUT std_logic_vector(B-1 downto 0);
                                                                         PORT MAP (clk, reset, Y1_Re, Y1_Im, P13, Q13,
             : OUT std_logic_vector(B-1 downto 0);
                                                                                     U1_Re, U1_Im, Y2_Re, Y2_Im, P14, Q14);
    y out
    phi_out
              : OUT std_logic_vector(B downto 0);
    theta_out
                 : OUT std_logic_vector(B downto 0)
                                                                      INTERNAL3 : rotation_mode
                                                                         GENERIC MAP (B => B)
                                                                         PORT MAP (clk, reset, Y2_Re, Y2_Im, P23, Q23,
END COMPONENT .
                                                                                      U2_Re, U2_Im, Y3_Re, Y3_Im, P24, Q24);
COMPONENT vectoring_mode
  GENERIC (
                                                                   END rtl:
```






(4) Yoshiaki Yokoyama, Minseok Kim and Hiroyuki Arai; " Implementation of Systolic RLS adaptive array using FPGA and Its Performance Evaluation," 2006 IEEE Vehicular Technology Conference (VTC 2006 fall), Montreal, CA, Sept. 2006.

Minseok Kim

東京工業大学



App

4

Appendix

通信回路に役立つ CORDICアルゴリズム


Minseok Kim

CORDIC (Coordinate Rotation Digital Computer)ア ルゴリズムは,三角関数,四則演算,極座標系と直交座標 系の変換などの計算のために、米国のJack E. Volder 氏に より1959年に考案されました(1)

CORDIC アルゴリズムは, ビット・シフト(Bit Shift)と 足し算(Add)のみで,ある回転角度に対するベクトル回転 を反復的に行えます.回路実装が容易であることから,さ まざまな信号処理回路に適用されています. 例えば, ディ ジタル検波回路でのNCO(数値制御発信器)やDDS(Direct Digital Synthesizer), 固有值/特異值分解,各種Lattice フィルタ, DFT(Discrete Fourier Transform)/DCT (Discrete Cosine Transform)など, いろいろな通信回路 において非常に役に立つものです、ここではその理論を解 説し, VHDLで回路を設計してみます.

1. CORDIC 法の原理

図1に示すように, CORDIC アルゴリズムは基本的にあ る座標V=[x,y]からV'=[x',y']にある角度 で回転す る動作を反復します、これを式で表現すると、回転の公式 を使い次式のように書けます.



角度 に対するベクトル回転

$$V' = \begin{bmatrix} x' \\ y' \end{bmatrix} = \begin{bmatrix} \cos \phi & -\sin \phi \\ \sin \phi & \cos \phi \end{bmatrix} \cdot \begin{bmatrix} x \\ y \end{bmatrix}$$

$$= \begin{bmatrix} x \cdot \cos \phi - y \cdot \sin \phi \\ x \cdot \sin \phi + y \cdot \cos \phi \end{bmatrix}$$
(1)

これをもっと整理したのが次式になります.

$$\begin{bmatrix} x' \\ y' \end{bmatrix} = \cos\phi \cdot \begin{bmatrix} x - y \cdot \tan\phi \\ y + x \cdot \tan\phi \end{bmatrix} \qquad (2)$$

この式でcos はtan で変形できます.CORDICの考 え方は、このtan を離散化することに着目します、要す るに,回転角度 を離散化した値の反復回転を行い,その 回転方向による符号付き和で表現されます.tan は以下 のように離散化されます.

$$\tan \phi \equiv 2^{-i}$$

$$\phi = \tan^{-1} 2^{-i}$$
.....(3)

これは,最初のベクトルから45°回転,14°回転,7° 回転 , ...のように(大まかな回転から段々細かく)回転方向 を制御しながら に近づいていきます . b ビット・ワード 長をもつ入力ベクトルV = [x, y]を,角度 で回転する場 合, b + 1回の反復が必要になり, 固定小数点演算の場合, ワード長でその計算精度が決まります.

 \cos e = $\tan^{-1}(2^{-k})$ の関係を用いると以下のよう になり,

$$\cos \phi = \frac{1}{\sqrt{1 + \tan^2 \phi}} = \frac{1}{\sqrt{1 + 2^{-2k}}}$$
 (4)

反復式に書き直すと次式のようになります.

$$\left[\frac{x_{i+1}}{y_{i+1}}\right] = K_i \cdot \left[\frac{x_i - y_i \cdot d_i \cdot 2^{-i}}{y_i - x_i \cdot d_i \cdot 2^{-i}}\right]$$
 (5)

ここで, $d = \pm 1$ (回転方向を示す)と K_i は回転により生じ る利得(Processing Gain)であり,次のようになります.

.....(6)

これは、kにより決定される固定の値なので、ROM (Read Only Memory)などにあらかじめ計算しておくこと ができます、また、それぞれの回転においてゲイン調整を することではなく,最終的なゲイン|K|で調整することで計 算量を低減できます.

図2に反復回転によるベクトル回転の様子を示します. d,で表される回転方・向は,角度アキュムレータ (Accumulator)による第三の差分関係式から定義されます.

$$z_{i+1} = z_i - d_i \cdot \tan^{-1}(2^{-i})$$
(7)

ここで, 角度の値はLUT(Look-up Table)を用いて実現 されます.

では, CORDIC アルゴリズムにおける二つの基本モード について調べてみましょう.まず, Volder 氏により名づけ られたローテーション・モード(Rotation Mode)とベクト リング(Vectoring Mode)です. ローテーション・モード では,角度アキュムレータを回転角度 として初期化しま す、各回転ステップにおいて、角度アキュムレータを小さ くするように次のステップでの回転方向を決めます、この ような動作は次式のように表現されます.

$$\begin{cases} x_{i+1} = x_i - y_i \cdot d_i \cdot 2^{-i} \\ y_{i+1} = y_i + x_i \cdot d_i \cdot 2^{-i} \\ z_{i+1} = z_i - d_i \cdot \tan^{-1}(2^{-i}) \end{cases}$$
(8)

 $(z_i < 0$ のとき $d_i = -1$,それ以外のとき $d_i = +1$)

このようなステップをn回繰り返すことで,以下のよう な角度 のベクトル回転が得られます.

$$x_{n} = A_{n}(x_{0}\cos z_{0} - y_{0}\sin z_{0})$$

$$y_{n} = A_{n}(y_{0}\cos z_{0} + x_{0}\sin z_{0})$$

$$z_{n} = 0$$

$$A_{n} = \prod_{i=0}^{n} \sqrt{1 + 2^{-2i}}$$
(9)

次に,ベクトリング・モードの場合,入力ベクトルをx軸上(y = 0)になるまで回転します.この結果,xの値はべ クトルの大きさになり, zの値は入力ベクトルの位相角に なります.ベクトリング・モードは,各ステップにおいて vの値を小さくするように次のステップでの回転方向を決 めます. ローテーション・モードと同様にこの動作は次式

 $x_{i+1} = x_i - y_i \cdot d_i \cdot 2^{-1}$ $(y_i < 0$ のとき $d_i = +1$, それ以外のとき $d_i = -1$)

また,計算ステップをn回繰り返すことで,以下のよう な結果が得られます.

$$x_n = A_n \sqrt{x_0^2 + y_0^2}$$

$$y_n = 0$$

$$z_n = z_0 + \tan^{-1}(y_0 / x_0)$$

$$A_n = \prod_{i=0}^{n} \sqrt{1 + 2^{-2i}}$$
(11)

ローテーション・モードやベクトリング・モードは,最 初のtanの値が2⁰(45°)になることから, - /2 < < /2の範囲で制限されます.

2. 回路設計

CORDIC アルゴリズムはビット・シフトと足し算のみで 実現でき,回路化が容易であると知られています. CORDIC アルゴリズムを実装する方法は,要求性能や回路 リソース別にいくつか上げられ,シリアル加算器を使うか どうかによりビット・シリアル/ビット・パラレル(Bit-Serial/Bit-Parallel), また,計算ステップを回路で反復的 に再利用するかどうかにより展開/反復(Unrolled/Iterative) で分類できます.

図3に,性能がもっとも優れたBit-Parallel Unrolled 構




図2 ベクトル回転を繰り返す




図3 Unrolled CORDIC 構造

诰を示します.

CORDIC アルゴリズムでは,利得の調整(スケーリング) は必ず行わなければなりません、前述のようにROM など を用いてあらかじめ計算しておけるため,計算負荷を低減 できます.しかし,その値を用いた正規化には割り算や平 方根演算を必要とするため,回路化が困難となります.こ の問題は,ダブル回転法により解決できます.

ダブル回転法は,角度 で回転するのではなく,次式の ように角度 /2を2回回転することを意味します.

$$\begin{cases} x_{k+1} = (1 - 2^{-2k})x_k - y_k \cdot d_k \cdot 2^{-k+1} \\ y_{k+1} = (1 - 2^{-2k})y_k - x_k \cdot d_k \cdot 2^{-k+1} \\ z_{k+1} = z_k - d_k \cdot \tan^{-1}(2^{-i}) \end{cases}$$
 (12)

($z_k < 0$ のとき $d_k = -1$,それ以外のとき $d_k = +1$)

これは,各ステップで四つのビット・シフトと六つの足 し算で実現されます.しかし,利得は平方根なしの状態に




図4 k番目のダブル回転ステップ

なり、さらに固定小数点における与えられた精度で次のよ うに近似することで,割り算の実装を避けられまず(2).

$$K_k = \prod_{i=0}^k \frac{1}{1+2^{-2i}} \approx \frac{1}{2} \prod_{i=0}^{k/4} \left(1-2^{-(4i-2)}\right)$$
(13)

このことから、利得のスケーリングをビット・シフトと 足し算で行えます、図4にk番目のダブル回転ステップの ブロック図を示します.

リスト1とリスト2では、回路の効率化を図るダブル回 転 CORDIC アルゴリズムを採用した VHDL 回路設計例を 示します.入出力は16ビットとして設計しましたが,利得 を考慮して18ビットにしてあります. ローテーション・ モードとベクトリング・モードともに,最後の部分でス ケーリングを行っています.

参考・引用*文献

- (1) Volder J. E.; "The CORDIC trigonometric computing technique," IRE Trans action Electronic Computing, Vol. EC-8, 1959.
- (2) Jurgen Gotze, Steffen Paul and Matthias Sauer; " An Effi cient Jacobi-like Algorithm for Parallel Eigenvalue Computation", IEEE Trans action on Computer, Vol. 42, No. 9, Sep. 1993

好評発売中

Minseok Kim

東京工業大学

Design Wave Mook

動作原理、設計・製造工程から応用事例まで

MEMS 開発&活用スタートアップ

定価 2,520 円(税込) ISBN4-7898-3716-5

CQ出版社 〒170-8461 東京都豊島区巣鴨1-14-2 販売部 ☎ (03)5395-2141 振替 00100-7-10665

App

リスト1 CORDIC ローテーション・モードのVHDL 記述

```
CORDIC BIT-PARALLEL ROTATION
-- FEATURES
-- 12bits Accuracy
-- 12bits I/O
-- 12bits atan LUT
-- twice rotation of theta/2 for scaling without sqrt
-- theta is 16bits accuracy %
-- pi
-- pi/2 --> 0111 1111 1111 1111 ( 32767)
        --> 0000 0000 0000 0000 (
-- 0
-- -pi/2 --> 1000 0000 0000 0000 (-32768)
-- d(rad)--> if d>0, fix(d/(pi/2)*( 2^{(15-1)-1}) (16bit) -- if d<0, fix(d/(pi/2)*(-2^{(15-1)})) (16bit)
-- x, y are 16-bit accuracy but 18-bit word adding 2bits %
-- 1 --> 00 0111 1111 1111 1111 ( 32767)
-- -1 --> 11 1000 0000 0000 0000 (-32768)
      x(k+1) = (1-2^{(-2k)})*x(k) - d*2^{(-k+1)}*y(k)
      y(k+1) = (1-2^{(-2k)})*y(k) + d*2^{(-k+1)}*x(k)
      z(k+1) = theta - d*arctan(2^-k)
-- Input z : z/2
__***************
LIBRARY ieee:
USE ieee.std_logic_1164.all;
PACKAGE cordic package IS
  FUNCTION bitlshift(x:std_logic_vector; n:natural)
                                 RETURN std_logic_vector;
  FUNCTION bitrshift(x:std_logic_vector; n:natural)
                                 RETURN std logic vector;
  FUNCTION decisign(x:std_logic_vector; dsign:std_logic)
                                 RETURN std logic vector;
END cordic package:
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
USE IEEE.std_logic_ARITH.all;
USE IEEE.std_logic_SIGNED.all;
PACKAGE BODY cordic_package IS
  FUNCTION bitlshift(x:std_logic_vector; n:natural)
    RETURN std_logic_vector IS
    VARIABLE z : std_logic_vector(x'range);
    BEGIN
      z(x'high) := x(x'high);
      FOR i IN x'high - 1 DOWNTO n LOOP
       z(i) := x(i-n);
      END LOOP:
      FOR i IN n-1 DOWNTO 0 LOOP
        z(i) := '0';
      END LOOP;
      RETURN z;
  FUNCTION bitrshift(x:std_logic_vector; n:natural)
    RETURN std_logic_vector IS
    VARIABLE z : std_logic_vector(x'range);
    CONSTANT lo: integer := x'high - n + 1;
    BEGIN
      IF 10 > 0 THEN
        FOR i IN x'high DOWNTO lo LOOP
         z(i) := x(x'high);
        END LOOP:
        FOR i IN 10 - 1 DOWNTO 0 LOOP
         z(i) := x(i+n);
        END LOOP:
      ELSE
        FOR i IN x'high DOWNTO 0 LOOP
          z(i) := x(x'high);
        END LOOP:
      END IF:
      RETURN Z:
    END;
  FUNCTION decisign(x:std_logic_vector; dsign:std_logic)
```

```
RETURN std logic vector IS
    VARIABLE z:std logic vector(x'range);
      IF dsign='1' THEN -- 1 is negative
        z := -x;
      ELSE
                         -- 0 is positive
       z := x;
      END TE
      RETURN(z);
    END;
END cordic_package;
LIBRARY TEEE:
USE IEEE.std_logic_1164.all;
USE IEEE.std logic ARITH.all;
USE IEEE.std logic SIGNED.all;
USE work.cordic_package.ALL;
ENTITY cordic_bp_rot IS
  GENERIC (
             : Integer := 16:
    PIPENO
            : natural := 1);
  PORT (
             : IN std_logic;
             : IN std logic;
    x in
            : IN std_logic_vector(B+1 downto 0);
             : IN std_logic_vector(B+1 downto 0);
    y in
            : IN std_logic_vector(B-1 downto 0);
    z in
    x out
             : OUT std_logic_vector(B+1 downto 0);
    y_out
             : OUT std_logic_vector(B+1 downto 0);
    z_out
            : OUT std_logic_vector(B-1 downto 0)
END ENTITY cordic bp rot;
ARCHITECTURE rtl OF cordic bp rot IS
 - 14hits
  TYPE LUTARCTANTAB IS ARRAY(0 to B-1) OF
                          std logic vector(B-1 downto 0);
  CONSTANT ARCTANTAB: LUTARCTANTAB :=
  ( "0100000000000", "00100101110010", "00010011111101",
    "00001010001000", "00000101000101", "00000010100011", "000000010100011", "00000001010001", "0000000010100",
    -- (1024, 604, 319, 162, 81, 41, 20, 10, 5, 3, 1, 1);
  -- (16384, 9672, 5110, 2594, 1302, 652, 326, 163, 81,
                                  41, 20, 10, 5, 3, 1, 1)
                        : std_logic_vector(B+1 downto 0);
  SIGNAL xreg, yreg
 SIGNAL zreg
                        : std_logic_vector(B-1 downto 0);
: std_logic_vector(B+1 downto 0);
  SIGNAL sx. sv
  SIGNAL sz
                         : std_logic_vector(B-1 downto 0);
  BEGIN
    PROCESS (clk.ena) IS
      BEGIN
        IF clk'event AND clk = '1' THEN
         IF ena = '1' THEN
            x_out <= xreg;</pre>
            y_out <= yreg;
            z_out <= zreg;
          END IF:
        END TE.
      END PROCESS:
     z(k+1) = theta - d*arctan(2^-k)
      sx <= decisign(bitrshift(x_in, PIPENO), z_in(B-1));
sy <= decisign(bitrshift(y_in, PIPENO), z_in(B-1));</pre>
      sz <= decisign(ARCTANTAB(PIPENO), z_in(B-1));</pre>
      xreg <= (( x_in - bitrshift(x_in, 2*PIPENO)) -</pre>
                                        bitlshift(sy, 1));
      yreg <= (( y_in - bitrshift(y_in, 2*PIPENO)) +</pre>
```

リスト1 CORDIC ローテーション・モードのVHDL 記述(つづき)

```
bitlshift(sx, 1));
      zreq <= z in - sz;
  END ARCHITECTURE rtl:
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
USE IEEE.std_logic_ARITH.all;
USE IEEE.std_logic_SIGNED.all;
USE work.cordic_package.ALL;
ENTITY cordic_rotation IS
 GENERIC (
                : Integer := 16:
   NOofPIPES : natural := 16
  PORT (
   clk
            : IN std logic;
            : IN std_logic;
   reset
            : IN std logic;
   ena
           : IN std_logic_vector(B-1 downto 0);
            : IN std_logic_vector(B-1 downto 0);
   y_in
           : IN std_logic_vector(B-1 downto 0);
    z_in
    x out
             : OUT std_logic_vector(B-1 downto 0);
            : OUT std_logic_vector(B-1 downto 0)
   y_out
END ENTITY cordic rotation;
ARCHITECTURE rtl OF cordic rotation IS
 COMPONENT cordic_bp_rot IS
   GENERIC (
     В
                : Integer := 16;
      PIPENO
                : natural := 1):
    PORT (
     clk
              : IN std logic;
              : IN std_logic;
      ena
      x in
              : IN std_logic_vector(B+1 downto 0);
              : IN std_logic_vector(B+1 downto 0);
     y_in
      z_in
               : IN std_logic_vector(B-1 downto 0);
               : OUT std_logic_vector(B+1 downto 0);
      x out
      y_out
              : OUT std_logic_vector(B+1 downto 0);
      z_out
              : OUT std_logic_vector(B-1 downto 0)
    ) :
  END COMPONENT:
  TYPE TARRAY IS ARRAY(0 to B) OF std_logic_vector(B-1
                                              downto 0):
  SIGNAL ZZ
                                           : TARRAY;
  TYPE OUTARRAY IS ARRAY(0 to B) OF std_logic_vector(B+1
  SIGNAL yy
                                           : OUTARRAY;
```

```
SIGNAL
          x scale 1 3, x scale 7 9, x scale 11 13
                           std logic vector(B+1 downto 0);
           y_scale_1_3, y_scale_7_9, y_scale_11_13
                          std_logic_vector(B+1 downto 0);
           x_scale : std_logic_vector(B+1 downto 0);
y_scale : std_logic_vector(B+1 downto 0);
  SIGNAL
  SIGNAL
  BEGIN
   CORTOOD .
      FOR k in 1 TO B GENERATE
        cor : cordic_bp_rot
          GENERIC MAP (B => B, PIPENO => k-1)
          PORT MAP (clk, ena, xx(k-1), yy(k-1), zz(k-1),
                                     xx(k), yy(k), zz(k));
      END GENERATE CORLOOP:
      xx(0) \le x in(B-1) & x in(B-1) & x in(B-1) & x
                                       x_in(B-2 downto 0);
      yy(0) \le y in(B-1) \& y in(B-1) \& y in(B-1) \&
                                       y_in(B-2 downto 0);
      zz(0) <= bitrshift(z in, 1);</pre>
-- scaling
    x_scale_1_3 <= bitrshift(xx(B), 1) -
                                      bitrshift(xx(B), 3);
    x_scale_7_9 \ll bitrshift(xx(B), 7) -
                                      bitrshift(xx(B), 9);
    x scale 11 13 <= bitrshift(xx(B),11) -
                                      bitrshift(xx(B),13);
    y_scale_1_3 <= bitrshift(yy(B), 1) -</pre>
                                      bitrshift(yy(B), 3);
    y scale 7 9 <= bitrshift(yy(B), 7) -
                                      bitrshift(yy(B), 9);
    y_scale_11_13 <= bitrshift(yy(B),11) -</pre>
                                      bitrshift(yy(B),13);
    x scale <= (x scale 1 3 - x scale 7 9) -
                (x_scale_11_13 + bitrshift(xx(B),15));
    y_scale <= (y_scale_1_3 - y_scale_7_9) -</pre>
                (y_scale_11_13 + bitrshift(yy(B),15));
    x_out <= (x_scale(B+1) & x_scale(B-2 downto 0));</pre>
    y_out <= (y_scale(B+1) & y_scale(B-2 downto 0));</pre>
  END ARCHITECTURE rtl;
```

Design Wave Magazine 2007年5月号增刊



FPGA/PLD 設計スタートアップ 2007/2008 年版

Design Wave Magazine編集部編 B5変型判 256ページ DVD-ROM付き 定価 2,100円(税込)

FPGA やPLD などのプログラマブル・デバイスをターゲットにした設計をこれから始める方のための入門書です。「Quartus II」 や「ISE」などのFPGA/PLD開発ツールの使い方を具体的な手順を示しながら説明しています.

また,「Cyclone/II/III」,「MAX II」「Spartan-3/E/A/AN」などのアーキテクチャを解説します. HDL による論理回路の設計 例,周辺回路の設計法などの解説がありますので,FPGA/PLDを活用していくにあたってのハンドブックにもなります.シリア ル通信回路, LCD表示回路など, 数多くのサンブル回路を紹介しています. 付属 DVD-ROM には,「Quartus II Web Edition」と 「ISE WebPACK」のほか,記事に関連する設計データを収録しています.

〒 170-8461 東京都豊島区巣鴨 1-14-2 販売部 ಿ (03)5395-2141 振替 00100-7-10665 CQ出版社

App

リスト2 CORDIC ベクトリング・モードのVHDL 記述

```
CORDIC BIT-PARALLEL VECTORING
LIBRARY IEEE:
USE IEEE.std_logic_1164.all;
USE IEEE.std_logic_ARITH.all;
USE IEEE.std logic SIGNED.all;
USE work.cordic_package.ALL;
ENTITY cordic_bp_vec IS
  GENERIC (
    В
             : Integer := 16:
    PIPENO
            : natural := 1);
                                                                     B
  PORT (
    clk
            : IN std logic:
            : IN std logic:
                                                                   PORT (
    ena
                                                                     clk
    x_in
            : IN std logic vector(B+1 downto 0);
                                                                     reset
            : IN std_logic_vector(B+1 downto 0);
    y in
                                                                     ena
    z in
            : IN std logic vector(B-1 downto 0);
                                                                     x in
    x_out
            : OUT std logic vector(B+1 downto 0);
                                                                     y_in
             : OUT std_logic_vector(B+1 downto 0);
    y_out
            : OUT std_logic_vector(B-1 downto 0)
    z\_out
                                                                     z\_out
END ENTITY cordic_bp_vec;
ARCHITECTURE rtl OF cordic bp vec IS
-- 14hits
  TYPE LUTARCTANTAB IS ARRAY(0 to B-1) OF
                                                                       В
                         std logic vector(B-1 downto 0);
  CONSTANT ARCTANTAB: LUTARCTANTAB :=
                                                                     PORT (
  clk
                                                                       ena
                                                                       x in
                                                                       y_in
                                                                       z in
  -- (1024, 604, 319, 162, 81, 41, 20, 10, 5, 3, 1, 1);
  -- (16384, 9672, 5110, 2594, 1302, 652, 326, 163, 81,
                                                                       x out
                                 41, 20, 10, 5, 3, 1, 1)
                                                                       y_out
                                                                       z_out
  SIGNAL xreg, yreg
                         std logic vector(B+1 downto 0);
  SIGNAL zreq
                         std logic vector(B-1 downto 0);
  SIGNAL sx. sv
                         std_logic_vector(B+1 downto 0);
                                                                   SIGNAL ZZ
  SIGNAL SZ
                         std logic vector(B-1 downto 0):
  BEGIN
                                                                   STGNAL XX
                                                                   SIGNAL yy
    PROCESS (clk,ena) IS
      BEGIN
                                                                   BEGIN
        IF clk'event AND clk = '1' THEN
          IF ena = '1' THEN
            x_out <= xreg;</pre>
            y_out <= yreg;
            z_out <= zreg;
          END IF;
        END IF:
      END PROCESS:
      x(k+1) = (1-2^{(-2k)})*x(k) - d*2*2^{(-k)}*y(k)
      y(k+1) = (1-2^{(-2k)})*y(k) + d*2*2^{(-k)}*x(k)
      z(k+1) = theta - d*arctan(2^-k)
      sx <= decisign(bitrshift(x_in, PIPENO), NOT</pre>
                                             v in(B-1));
      sy <= decisign(bitrshift(y_in, PIPENO), NOT</pre>
                                             y_in(B-1));
      sz <= decisign(ARCTANTAB(PIPENO), NOT y_in(B-1));</pre>
      xreg <= (( x_in - bitrshift(x_in, 2*PIPENO))</pre>
      yreg <= (( y_in - bitrshift(y_in, 2*PIPENO))</pre>
                                      bitlshift(sx, 1));
```

```
zreg <= Z In - sz;</pre>
  END ARCHITECTURE rtl:
LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
USE IEEE.std_logic_ARITH.all;
USE IEEE.std_logic_SIGNED.all;
USE work.cordic_package.ALL;
ENTITY cordic_arctan IS
 GENERIC (
                 : Integer := 16:
    NOofPIPES
                : natural := 16
             : IN std logic:
             : IN std logic;
             : IN std_logic;
             : IN std_logic_vector(B-1 downto 0);
             : IN std_logic_vector(B-1 downto 0);
              : OUT std_logic_vector(B-1 downto 0)
END ENTITY cordic_arctan;
ARCHITECTURE rtl OF cordic arctan IS
  COMPONENT cordic_bp_vec IS
    GENERIC (
                 : Integer := 16:
      PIPENO
                 : natural := 1):
                : IN std logic;
                : IN std logic:
                : IN std logic vector(B+1 downto 0);
                : IN std_logic_vector(B+1 downto 0);
                : IN std logic vector(B-1 downto 0);
                : OUT std_logic_vector(B+1 downto 0);
                : OUT std_logic_vector(B+1 downto 0);
                : OUT std_logic_vector(B-1 downto 0)
  END COMPONENT:
  TYPE TARRAY IS ARRAY(0 to B) OF std_logic_vector(B-1
                                                   downto 0):
                                               : TARRAY:
  TYPE OUTARRAY IS ARRAY(0 to B) OF std_logic_vector(B+1
                                                   downto 0);
                                               · OUTARRAY.
                                               : OUTARRAY;
    CORLOOP
      FOR k in 1 TO B GENERATE
        cor : cordic_bp_vec
           GENERIC MAP(B => B, PIPENO => k-1)
           PORT MAP (clk, ena, xx(k-1), yy(k-1), zz(k-1),
                                      xx(k), yy(k), zz(k);
      END GENERATE CORLOOP.
      xx(0) \leftarrow x_{in}(B-1) & x_{in}(B-1) & x_{in}(B-1) & x
                                         x_in(B-2 \text{ downto } 0);
      yy(0) \le y_in(B-1) \& y_in(B-1) \& y_in(B-1) \&
                                        y_in(B-2 downto 0);
      zz(0) <= (OTHERS=>'0');
      z out \langle z \rangle out \langle z \rangle
  END ARCHITECTURE rtl:
```